EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

: 08182305

PUBLICATION DATE

12-07-96

APPLICATION DATE

: 27-12-94

APPLICATION NUMBER

: 06323479

APPLICANT: MATSUSHITA ELECTRIC WORKS LTD;


INVENTOR: ONISHI MASAHITO;

INT.CL.

: H02M 1/08

TITLE

: SWITCH DRIVING CIRCUIT



ABSTRACT: PURPOSE: To provide a switch driving circuit in which the loss can be reduced and the efficiency of the entire system can be improved.

> CONSTITUTION: The series circuit of a first power source Ea and a switching element Sa is connected in series with the gate of a main switching element Q_0 via a resistor R_1 , the series circuit of a second power source Eb and a switching element Sb is connected in series with the gate of the element \mathbf{Q}_0 via the resistor \mathbf{R}_1 , and the elements $\mathbf{S}a$ and $\mathbf{S}b$ are alternately turned on and off to charge and discharge the gate capacity Cg, thereby turning on and off the element Qo. Thus, a switching driver in which the gate loss can be largely reduced, and the efficiency of the entire system can be improved can be provided.

COPYRIGHT: (C)1996,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-182305

(43)公開日 平成8年(1996)7月12日

(51) Int.Cl.6

識別記号 广内整理番号

FΙ

技術表示箇所

H 0 2 M 1/08

Α

審査請求 未請求 請求項の数15 OL (全 14 頁)

(21)出願番号

特願平6-323479

(22)出願日

平成6年(1994)12月27日

(71)出顧人 000005832

松下電工株式会社

大阪府門真市大字門真1048番地

(72)発明者 大西 雅人

大阪府門真市大字門真1048番地松下電工株

式会社内

(74)代理人 弁理士 佐藤 成示 (外1名)


(54) 【発明の名称】 スイッチ駆動回路

(57) 【要約】

【目的】 ロスを低減可能であると共に、システム全体の効率向上が可能なスイッチ駆動回路を提供する。

【構成】 第1の電源Ea、スイッチング素子Saの直列回路を、抵抗R: を介してQ。のゲートに直列接続し、第2の電源Eb、スイッチング素子Sbの直列回路を、抵抗R: を介して主スイッチング素子Q。のゲートに直列接続すると共に、スイッチング素子Saとスイッチング素子Sbとを交互にオンオフすることによりゲート容量Cgを充放電して、主スイッチング素子Q。をオンオフする。

【効果】 ゲートロスを大幅に低減可能で、システム全体の効率を向上可能なスイッチ駆動回路を提供できる。



【特許請求の範囲】

【請求項1】 主スイッチング素子をオンさせる電圧印加を行なう第1の電源と、前記主スイッチング素子をオフさせる電圧印加を行なう第2の電源とを備えるスイッチ駆動回路に於いて、

前記主スイッチング素子のオフ時に前記主スイッチング 素子の制御端子間の電荷を蓄積するエネルギー蓄積手段 を備えたことを特徴とするスイッチ駆動回路。

【請求項2】 前記エネルギー蓄積手段は、前記制御端子間に並列接続されたキャパシタンス素子であることを 10特徴とする請求項1記載のスイッチ駆動回路。

【請求項3】 前記エネルギー蓄積手段は、前記制御端子に直列接続されたインダクタンス素子であることを特徴とする請求項1記載のスイッチ駆動回路。

【請求項4】 前記エネルギー蓄積手段は、前記第2の電源であると共に、前記電荷を、前記第2の電源に帰還することを特徴とする請求項1記載のスイッチ駆動回路。

【請求項5】 複数の電力供給用キャバシタンス素子を設け、前記第1の電源と前記複数の電力供給用キャバシ 20 タンス素子とを並列接続して、前記複数の電力供給用キャバシタンス素子を充電し、その後に前記第1の電源と前記複数の電力供給用キャバシタンス素子とを直列接続したものを、前記主スイッチング素子の制御端子間に並列接続して前記主スイッチング素子をオンさせると共に

少なくとも前記複数の電力供給用キャパシタンス素子を並列接続したものを、前記主スイッチング素子の制御端子間に並列接続して前記主スイッチング素子をオフさせることを特徴とする、請求項1記載のスイッチ駆動回路。

【請求項6】 複数の電力供給用キャパシタンス素子を 設け、前記第1の電源と前記複数の電力供給用キャパシ タンス素子とを並列接続して、前記複数の電力供給用キャパシタンス素子を充電し、その後に少なくとも前記複 数の電力供給用キャパシタンス素子を直列接続したもの を、前記主スイッチング素子の制御端子間に並列接続し て前記主スイッチング素子をオンさせると共に、

前記複数の電力供給用キャパシタンス案子を並列接続したものを、前記主スイッチング素子の制御端子間に並列接続して前記主スイッチング素子をオフさせることを特徴とする、請求項1記載のスイッチ駆動回路。

【 請求項 7 】 前配第2の電源はキャパシタンス素子で、前記エネルギー蓄積手段はインダクタンス素子であると共に、

前記主スイッチング素子のオフ時に、前記主スイッチン 前記容量成分の電荷を前記が素子の制御端子間の電荷を前記インダクタンス素子に もた後で前記第2の電源に供給し、前記主スイッチング素子のオフ接に前に 少なくとも第2の電源から前記主ス オンして前記容量成分の残イッチング素子に電荷を供給した後に第1の電源から電 50 数とするスイッチ駆動回路。

荷供給することを特徴とする請求項1記載のスイッチ駆 動回路。

【請求項8】 前記エネルギー蓄積手段からの電荷供給 を帰還される第3の電源を設けたことを特徴とする請求 項1から請求項4のいずれかに記載のスイッチ駆動回 吸

【請求項9】 前記第3の電源は、電力変換を行う電力変換回路であることを特徴とする請求項8記載のスイッチ駆動回路。

【請求項10】 前記電力変換回路は、スイッチドキャ パシタ回路であることを特徴とする請求項9記載のスイ ッチ駆動回路。

【請求項11】 前記複数の電力供給用キャパシタンス 案子を直列接続したものを、前記第1の電源と並列接続 して、前記複数の電力供給用キャパシタンス素子を充電 し、その後に少なくとも前記複数の電力供給用キャパシ タンス素子を直列接続したものを、前記主スイッチング 素子の制御端子間に並列接続して前記主スイッチング素 子をオンさせると共に、

前記複数の電力供給用キャパシタンス素子を並列接続したものを、前記主スイッチング素子の制御端子間に並列接続して前記主スイッチング素子をオフさせることを特徴とする請求項1記載のスイッチ駆動回路。

【請求項12】 前記複数の電力供給用キャパシタンス 素子の充放電経路に、電流ピーク抑制インダクタンス素 子を設けたことを特徴とする請求項5から請求項7のい ずれかに記載のスイッチ駆動回路。

【請求項13】 前記電流ピーク抑制インダクタンス素子は、前記主スイッチング素子のオン状態とオフ状態と30 が切り換わる過渡状態のときに、インダクタンス値が小さくなるものであることを特徴とする請求項12記載のスイッチ駆動回路。

【請求項14】 制御端子間に容量成分を有する前記主 スイッチング案子を、外部電源より電圧供給されて駆動 するスイッチ駆動回路であって、

前配外部電源に直列接続された、第1のスイッチング案子及び第1のインダクタンス素子からなる直列回路と、前配主スイッチング素子の制御端子間に並列接続された第2のスイッチング案子とを備え、

前配第1のスイッチング素子がオンすることにより、前 記第1のインダクタンス素子と前配容量成分とを共振動 作させ、前記第1のインダクタンス素子に流れる電流が 零になると、前記第1のスイッチング素子をオフするこ とにより、前配容量成分を充電して前配主スイッチング 素子をオンすることと、

前記容量成分の電荷を前記外部電源に帰還しながら放電して前記主スイッチング案子をオフし、且つ前記主スイッチング案子のオフ後に前記第2のスイッチング案子をオンして前記容量成分の残留電荷を放電することとを特徴とするスイッチ取動回路

—48—

.3

【請求項15】 複数の前記スイッチ駆動回路を同一基 板上に設けると共に、複数の前記スイッチ駆動回路の相 互間で電荷移動を行うことを特徴とする請求項1から請 求項14のいずれかに記載のスイッチ駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、MOSFETなどの電 圧駆動型スイッチング素子のスイッチ駆動回路に関す る。

[0002]

【従来の技術】従来のスイッチ駆動回路の回路図を図1 7に、動作波形図を図18に示す。

【0003】本従来例は、電源Eaの出力端にトランジ スタQ:, Q:の直列回路を並列接続し、抵抗R:を介 して電圧駆動型の主スイッチング素子(以下、MOSF ETと呼ぶ。) (Qo) のゲート・ソース間にトランジ スタQ2 を並列接続して構成されると共に、トランジス タQ1 , Q2 でMOSFET (Q0) を駆動するもので ある。ここで、トランジスタQ1, Q2 は、それぞれ信 号Sig1、Sig2をベースに供給することにより交 20 ンジスタ Q_{τ} のオン抵抗等を含む)を介してゲート容量 互にオンオフするものである。

【0004】次に、図18を参照して動作を簡単に説明*

 $W_1 = 0.5 \times Cg \times (Ea)^2$

となり、ゲート容量Cgにも0.5×Cg×(Ea)² の電荷が蓄えられる。

【0006】またMOSFET(Q。)がオフする状態 では、トランジスタQz がオンすることにより、トラン**※**

> $W_2 = 0.5 \times Cg \times (Ea)^2$ (2)

となる。ゆえに、1サイクルにおけるロスW。は、

 $W_0 = W_1 + W_2 = 2 \times 0.5 \times Cg \times (Ea)^2$

 $=Cg\times (Ea)^{2}$ • • • • • • • • • • • (3)

となる。

[0007]

【発明が解決しようとする課題】しかし上記従来例にお いては、大きな電力を制御するMOSFET等のゲート 容量Cgの値は大きく、また、動作周波数を高くした り、電源電圧値Eaを高くしたりすることによりロスが 大きくなってしまうので、システム全体の効率を低下し てしまう、という問題点が生じた。

で、その目的とするところは、ロスを低減可能であると 共に、システム全体の効率向上が可能なスイッチ駆動回 路を提供する。

[0009]

【課題を解決するための手段】請求項1から請求項4及 び請求項15記載の発明によれば、主スイッチング案子 をオンさせる電圧印加を行なう第1の電源と、主スイッ チング素子をオフさせる電圧印加を行なう第2の電源と を備えるスイッチ駆動回路に於いて、主スイッチング素 子のオフ時に主スイッチング素子の制御端子間の電荷を 50 の電荷をインダクタンス素子に蓄えた後で第2の電源及

*する。時刻 t 。 で信号S i g1 が高レベル (Hレベル) となると、トランジスタQ:がオンして抵抗R: を介し TMOSFET (Q。) のゲート容量Cgを充電するこ とにより、ゲート電圧Vgを上昇してMOSFET(Q 。)をオンする。時刻 t1 でゲート容量 Cgの充電はほ ぼ完了し、MOSFET (Qo) はオンを維持する。時 刻t2 で信号Sig1 が低レベル (Lレベル) となると 共に、時刻t3で信号Sig2がHレベルとなることに より、トランジスタQ2 がオンし、抵抗R1 を介してM 10 OSFET (Q₀) のゲート容量Cgに充電された電荷

が放電し、ゲート容量Cgの両端電圧Vgが低下してM OSFET (Q。) がオフする。時刻ta でゲート容量 Cgの放電がほぼ完了し、時刻ts で信号Sig2がL レベルとなり、時刻t。で再び信号SiglがHレベル となる。以上の様な動作を繰り返す。

【0005】ここで、MOSFET(Qo)のゲート駅 動の際のロスW。を検討する。MOSFET(Q。)が オンする状態では、トランジスタQ:がオンすることに より、電源EaからトランジスタQ:,抵抗R:(トラ Cgを充電する充電回路が形成され、且つゲート容量C gの初期値がゼロであるからロスWiは、

 $%ジスタQ_2$, 抵抗 R_1 (トランジスタ Q_2 のオン抵抗等 を含む)を介してゲート容量Cgをゼロまで放電する放 電回路が形成され、且つゲート容量Cgの初期値がEa であるからロスW2 は、

蓄積するエネルギー蓄積手段を設けると共に、エネルギ - 蓄積手段を、制御端子間に並列接続されたキャパシタ ンス条子、制御端子に直列接続されたインダクタンス条 子、第2の電源のいずれかにすることを特徴とする。

【0010】請求項5、請求項6記載の発明によれば、 第1の電源と複数の電力供給用キャパシタンス素子とを 並列接続して、複数の電力供給用キャパシタンス素子を 充電し、その後に少なくとも複数の電力供給用キャパシ [0008] 本発明は上記問題点に鑑みてなされたもの 40 タンス素子を直列接続したものを、主スイッチング素子 の制御端子間に並列接続して主スイッチング素子をオン させると共に、少なくとも複数の電力供給用キャパシタ ンス素子を並列接続したものを、主スイッチング素子の 制御端子間に並列接続して主スイッチング素子をオフさ せることを特徴とする。

> 【0011】請求項7から請求項10記載の発明によれ ば、第2の電源はキャパシタンス素子で、エネルギー著 積手段はインダクタンス素子であると共に、主スイッチ ング素子のオフ時に、主スイッチング素子の制御端子間

-49-

30

5

び第3の電源に供給する、また、主スイッチング素子のオン時に、少なくとも第2の電源から主スイッチング素子に電荷を供給した後に第1の電源から電荷供給すると共に、第3の電源は、例えばスイッチドキャパシタ回路の様な電力変換回路であることを特徴とする。

【0012】請求項11記載の発明によれば、第1の電源と並列接続して、複数の電力供給用キャパシタンス素子を直列接続したものを充電し、その後に少なくとも複数の電力供給用キャパシタンス素子を直列接続したものを、主スイッチング素子の制御端子間に並列接続して主 10 スイッチング素子をオンさせると共に、複数の電力供給用キャパシタンス素子を並列接続したものを、主スイッチング素子の制御端子間に並列接続して主スイッチング素子をオフさせることを特徴とする。

【0013】請求項12、請求項13記載の発明によれば、複数の電力供給用キャパシタンス素子の充放電経路に、主スイッチング素子のオン状態とオフ状態とが切り換わる過渡状態に、インダクタンス値が小さくなる電流ピーク抑制インダクタンス素子を設けたことを特徴とする。

【0014】請求項14記載の発明によれば、外部電源に直列接続された第1のスイッチング素子がオンすることにより、第1のインダクタンス素子と主スイッチング素子の制御端子間の容量成分とを共振動作させ、第1のインダクタンス素子に流れる電流が零になると、第1のスイッチング素子をオフすることにより、容量成分を充電して主スイッチング素子をオンすることと、容量成分の電荷を外部電源に帰還しながら放電して主スイッチング素子をオフし、且つ主スイッチング素子のオフ後に第2のスイッチング素子をオンして容量成分の残留電荷を放電することとを特徴とする。

[0015]

【作用】請求項1記載の発明によれば、第1の電源を主スイッチング案子の制御端子に印加すると、主スイッチング素子の制御端子間の容量成分が充電されて主スイッチング素子がオンする。第2の電源を主スイッチング素子の制御端子に印加すると、主スイッチング素子の制御端子間の容量成分の電荷が放出されて主スイッチング素子がオフすると共に、放出された電荷がエネルギー蓄積手段に蓄積される。

【0016】 請求項2記載の発明によれば、第2の電源を主スイッチング素子の制御端子に印加すると、主スイッチング素子の制御端子間の容量成分の電荷が放出されて主スイッチング素子がオフすると共に、放出された電荷がキャバシタンス素子に蓄積される。

【0017】 請求項3記載の発明によれば、第2の電源を主スイッチング案子の制御端子に印加すると、主スイッチング素子の制御端子間の容量成分の電荷が放出されて主スイッチング案子がオフすると共に、放出された電荷がインダクタンス案子に蓄積される。

【0018】請求項4記載の発明によれば、第2の電源を主スイッチング素子の制御端子に印加すると、主スイッチング素子の制御端子間の容量成分の電荷が放出されて主スイッチング素子がオフすると共に、放出された電荷が第2の電源に帰還され、蓄積される。

【0019】請求項5記載の発明によれば、第1の電源と複数の電力供給用キャパシタンス素子とを互いに並列接続することにより、複数の電力供給用キャパシタンス素子の各々を略第1の電源電圧まで充電し、その後に第1の電源と複数の電力供給用キャパシタンス素子とを直列接続したものを、主スイッチング素子の制御端子に印加して、主スイッチング素子をオンする。

【0020】複数の電力供給用キャパシタンス素子の各々を並列接続したものを、主スイッチング素子の制御端子に印加すると、主スイッチング素子の制御端子間の容量成分の電荷が、複数の電力供給用キャパシタンス素子の各々に放出されて主スイッチング素子がオフすると共に、放出された電荷が複数の電力供給用キャパシタンス素子の各々に蓄積される。

【0021】請求項6記載の発明によれば、第1の電源 と複数の電力供給用キャパシタンス素子とを互いに並列 接続することにより、複数の電力供給用キャパシタンス素子の各々を略第1の電源電圧まで充電し、その後に少なくとも複数の電力供給用キャパシタンス素子とを直列 接続したものを、主スイッチング素子の制御端子に印加して、主スイッチング素子をオンする。

【0022】複数の電力供給用キャパシタンス素子の各々を並列接続したものを、主スイッチング素子の制御端子に印加すると、主スイッチング素子の制御端子間の容量成分の電荷が、複数の電力供給用キャパシタンス素子の各々に放出されて主スイッチング素子がオフすると共に、放出された電荷が複数の電力供給用キャパシタンス素子の各々に蓄積される。

【0023】 請求項7記載の発明によれば、キャパシタンス素子を主スイッチング素子の制御端子の両端に接続すると、主スイッチング素子の制御端子間の容量成分の電荷が放出されて主スイッチング素子がオフすると共に、放出された電荷がインダクタンス素子に蓄積された後にキャパシタンス素子に供給される。キャパシタンス素子に蓄積された電荷を、主スイッチング素子の制御端子間の容量成分に供給した後で、第1の電源を主スイッチング素子の制御端子に印加することにより、主スイッチィング素子をオンする。

【0024】 請求項8 記載の発明によれば、第2の電源を主スイッチング素子の制御端子に印加すると、主スイッチング素子の制御端子間の容量成分の電荷が放出されて主スイッチング素子がオフすると共に、放出された電荷がエネルギー蓄積手段に蓄積された後に第3の電源に帰還され、蓄積される。

50 【0025】請求項9記載の発明によれば、第2の電源

を主スイッチング素子の制御端子に印加すると、主スイ ッチング素子の制御端子間の容量成分の電荷が放出され て主スイッチング素子がオフすると共に、放出された電 荷がエネルギー蓄積手段に蓄積された後に電力変換回路 に帰還されて蓄積された後に、電力変換される。

【0026】請求項10記載の発明によれば、第2の電 源を主スイッチング素子の制御端子に印加すると、主ス イッチング素子の制御端子間の容量成分の電荷が放出さ れて主スイッチング素子がオフすると共に、放出された キャパシタ回路に帰還されて蓄積された後に、電力変換 される。

【0027】請求項11記載の発明によれば、第1の電 源と複数の電力供給用キャパシタンス素子を直列接続し たものとを並列接続することにより、複数の電力供給用 キャパシタンス素子を直列接続したものを略第1の電源 電圧まで充電し、その後に少なくとも複数の電力供給用 キャパシタンス素子を直列接続したものを、主スイッチ ング素子の制御端子に印加して、主スイッチング素子を **オンする。**

【0028】複数の電力供給用キャパシタンス素子の各 々を並列接続したものを、主スイッチング素子の制御端 子に印加すると、主スイッチング素子の制御端子間の容 量成分の電荷が、複数の電力供給用キャパシタンス素子 の各々に放出されて主スイッチング索子がオフすると共 に、放出された電荷が複数の電力供給用キャパシタンス 素子の各々に蓄積される。

【0029】請求項12記載の発明によれば、電流ビー ク抑制インダクタンス素子に流れる電力供給用キャパシ タンスの充放電電流が増加していき、やがてピーク値を 向かえ、減少してゼロとなった時に、電力供給用キャパ シタンスの充電と放電とを切り換える。この場合の充放 電電流は共振的に滑らかになる。

【0030】請求項13記載の発明によれば、主スイッ チング索子のオン状態とオフ状態とが切り換わる過渡状 態のときに、電流ピーク抑制インダクタンス素子のイン ダクタンス値を小さくして、主スイッチング素子の制御 端子間の容量成分を流れる電流の立ち上がりの傾斜、及 び立ち下がりの傾斜を急にする。

【0031】請求項14記載の発明によれば、第1のス*40 らロスW。は、

 $W_i = 0.5 \times Cg \times (Ea - Eb)^2$ (4)

となる。

【0037】また、オン時にゲート容量Cgの電圧がE aであり、MOSFET (Qo) がオンからオフに移行※

 $W_6 = 0.5 \times Cg \times (Ea - Eb)^2$

となる。ゆえに、1サイクルにおけるロスW。は、

 $W_3 = W_4 + W_5$

 $=2\times0.5\times Cg\times (Ea-Eb)^{2}=Cg\times (Ea-Eb)^{2}$

となる。従来例のロス \mathbf{W} 。 と比較すると、その比率 \mathbf{X} $\mathbf{50}$ $\mathbf{(=W_{\$}/W_{0})}$ は、

*イッチング素子がオンすると、第1のインダクタンス素 子と主スイチング素子の制御端子間の容量成分とが共振 動作する。そして、外部電源より第1のインダクタンス 素子に流れる電流が零になったときに、第1のスイッチ ング素子をオフすると、主スイチング素子の制御端子間 の容量成分が充電されて、主スイッチング素子がオンす

【0032】また、第1のスイッチング素子がオンする と、主スイチング素子の制御端子間の容量成分の電荷 電荷がエネルギー蓄積手段に蓄積された後にスイッチド 10 が、第1のインダクタンス案子を介して外部電源に帰還 しながら放電して主スイッチング素子をオフする。そし て、主スイッチング素子がオフした後に第2のスイッチ ング素子をオンすると、主スイチング素子の制御端子間 の容量成分の残留電荷が、第2のスイッチング素子を介 して放電される。

> 【0033】請求項15記載の発明によれば、同一基板 上に設けられたスイッチ駆動回路の相互間で電荷の移動 が行われる。

[0034]

20 【実施例】

> (実施例1) 本発明の第1実施例に係る回路図を図1に 示す。

> 【0035】本回路は、第1の電源Ea, スイッチング 素子Saの直列回路を、抵抗Ri を介してMOSFET (Q。) のゲートに直列接続し、第2の電源Eb, スイ ッチング素子Sbの直列回路を、抵抗R:を介してMO SFET(Q。)のゲートに直列接続すると共に、スイ ッチング素子Saとスイッチング素子Sbとを交互にオ ンオフすることによりゲート容量Cgを充放電するもの である。つまり、スイッチング索子Saがオンすると抵 抗R:を介してゲート容量Cgが充電されるので、MO SFET(Q。)がオンする。スイッチング素子Sbが オンすると抵抗Riを介してゲート容量Cgに充電され た電荷が抵抗R1 を介して放出されて、MOSFET (Q。) がオフする。

> 【0036】ここで、ゲート駆動の際のロスWs を検討 する。MOSFET(Qo)のオフ時はゲート容量Cg の電圧がEbであり、MOSFET(Q。)がオフから オンに移行するとゲート容量Cgの電圧はEaとなるか

※するとゲート容量Cgの電圧はEbとなるからロスW2

--51-

 $X=W_3$ /W₀ = Cg× (Ea-Eb) ² /Cg× (Ea) ²

 $= (Ea - Eb)^{2} / (Ea)^{2} \cdot \cdot \cdot \cdot \cdot \cdot (7)$

となる。ここでMOSFET(Q。)のオンオフのスレ *る必要がある。例えば、 ッショルド電圧Vthを、EaとEbとの中間に設定す*

 $Eb=0.5\times Ea$ · · · · · · · · · · · · (8)

とすると、式(7)より比率Xは、

 $X = (Ea - Eb)^{2} / (Ea)^{2}$

= $(Ea - 0.5 \times Ea)^{2} / (Ea)^{2}$

 $= (0.5 \times Ea)^{2} / (Ea)^{2} = 0.25 \cdot \cdot \cdot \cdot \cdot \cdot (9)$

可能となる。

【0038】この様に構成したことにより、ゲートロス を大幅に低減でき、システム全体の効率を向上できる。

【0039】 (実施例2) 本発明に係る第2実施例の回 路図を図2に、動作波形図を図3に示す。

【0040】本回路は電力供給用キャパシタンス案子C 1 , C2 (以下、キャパシタンス素子C1 , C2 と呼 ぶ。) とスイッチング素子S: ~S。 とからなると共 に、スイッチング素子Si~Siを切り換えることによ りキャパシタンス素子C:, C2を互いに直列もしくは 20 並列接続する直列・並列切換え回路を、電源Eの両端に 並列接続し、MOSFET(Q。)のゲート容量Cgの 充放電を行なうものである。ここで、キャパシタンス素 子C1, C2, ゲート容量Cgの両端電圧をそれぞれV c1, Vc2, Vgとする。

【0041】次に、図3を用いて簡単に動作を説明す る。時刻to でスイッチング素子Si がオンする。この とき、スイッチング素子S2, S。 はオン、スイッチン グ素子Sa, Sa, Sa はオフしているので、キャパシ れ電源電圧値Eまで充電される。

【0042】時刻 t: でスイッチング案子S: , S: , S₃ がオフして時刻t₂ でスイッチング案子S₄, S₅ がオンすると、キャパシタンス案子C」とキャパシタン ス素子C2とが直列接続され、抵抗R1を介してゲート 容量Cgをキャパシタンス案子Ciとキャパシタンス案 子C2 との略総電圧(=2×E弱)まで充電する。この とき、キャパシタンス案子C1, C2 の両端電圧Vc1, Vc2 は若干減少する。時刻t, でスイッチング案子 Sィ, Ss がオフして時刻tィ でスイッチング素子 S2, S3 がオンすると、キャパシタンス素子C1 とキ ャパシタンス素子C2 とが並列接続され、時刻 ts でス イッチング案子S。がオンすると、キャパシタンス案子 C: とキャパシタンス案子C2 とからなる並列回路にさ らにゲート容量Cgが並列接続されるので、ゲート容量※

> 7/1= 7個 ・・・・・・・・ (10)

となる。よって、電源Eからキャパシタンス素子Ci~ Cr の各々を充電するときには図4 (b) に示す様に、 電源Eとキャパシタンス素子C: ~C, の各々とを並列 接続し、ゲート容量Cgを充電するときには図4(c) 50 す様に、ゲート容量Cgとキャパシタンス素子C:~C

となり、 $\Box XW_3$ を $\Box XW_6$ の0. 25倍とすることが 10% Cgの両端電圧 Vgは低下する。このとき、キャパシタ ンス素子C1 , C2 の両端電圧Vc1, Vc2は若干上昇す る。時刻 t 6 でスイッチング素子S 6 がオフし、時刻 t 7 で時刻 t。と同様にキャパシタンス素子C1. C2 が 電源Eから充電される。以上の動作を繰り返す。

10

【0043】ここで、ゲート容量Cgを放電する場合、 先ずキャパシタンス素子C1 とキャパシタンス素子C2 とを接続することによって、例えばゲート容量Cgとキ ャパシタンス素子C」とを先に接続してからゲート容量 Cgとキャパシタンス素子C2 とを接続する場合と比べ て、放電先の容量が大きくなりキャパシタンス素子CI +キャパシタンス素子C2, C1, C2の電圧上昇が少 なくなるので、キャパシタンス素子Ci, C2 として耐 電圧の低いものを使用することができる。

【0044】 (実施例3) 本発明に係る第3実施例の回 路図を図4に示す。

【0045】図2に示した第2実施例と異なる点は、用 いるキャパシタンス素子の数をキャパシタンス素子Ct ~C₁ の 7 つにして、キャパシタンス素子C₁ ~C₁ を 互いに直並列接続することにより、スレッショルド電圧 タンス素子C1, C2 が電源Eに並列接続されてそれぞ 30 Vthよりもより高く、且つMOSFET(Q0)がオ ンする時の電圧VHを、ゲート容量Cgに印加すると共 に、スレッショルド電圧Vthよりもより低く、且つM OSFET (Q。)がオフする時の電圧VLで、ゲート 容量Cgの電荷を帰還させようとすることである。

> 【0046】図4(a)に示す様に例えば、スレッショ ルド電圧Vthを3Vとし、MOSFET(Q。)がオ ンする時の電圧VHをスレッショルド電圧Vthよりも 電圧αだけ高い電圧 (=7V) とし、MOSFET (Q 。) がオフする時の電圧VLをスレッショルド電圧V t 40 hよりも電圧 β だけ低い電圧(=1 V)とする。そし て、キャパシタンス素子C: ~C: の1個当りの電圧を 電圧VL付近に設定すれば、キャパシタンス素子の個数 は、電圧VHを電圧VLで割った値の整数倍となるよう に設定すれば良く、この場合は、

に示す様に、キャパシタンス素子C」~Czを直列接続 したものをゲート容量Cgに並列接続する。ゲート容量 Cgの両端電圧Vgを低下するときには図4(d)に示

--52--

BNSDOCID: <JP 408182305A 1 >

* *【0047】上記の動作によるロスW。は、

7 の各々とを並列接続する。

 $W_6 = (VH - VL)^2 / VH^2$ $= (7-1)^2 / 7^2 = 36 / 49 = 0.73$ 倍·····(11)

となる。

【0048】上記第2及び第3実施例に示した様に構成 したことにより、2つの電圧を2つ以上のキャパシタン ス素子の直並列接続の組みかえで得ることができる。ま た、上記第2及び第3実施例では、先ず電源Eにキャバ シタンス素子C: ~C: をそれぞれ並列接続し、ゲート (=7×E弱)まで充電したが、先ず電源Eにキャパシ タンス素子C: ~C, の直列回路を並列接続し、ゲート 容量Cgをキャパシタンス素子Ci~Ciの略総電圧 (=E弱) まで充電してもよい。

【0049】更に、本実施例に於いては、キャパシタン ス素子の個数を7つにしたが、2つ以上であればいくつ でもよい。

【0050】(実施例4)本発明に係る第4実施例の回 路図を図5に示す。

【0051】図2に示した第2実施例と異なる点は、ス 20 イッチング素子Siとスイッチング素子Ssとの間に電 流ピーク抑制インダクタンス素子し! (以下、インダク タンス素子L: と呼ぶ。) を直列接続し、ゲート容量C gと直列に電流ピーク抑制インダクタンス素子Lz(以 下、インダクタンス素子L2と呼ぶ。)を接続したこと であり、その他の第2実施例と同一構成には同一符号を 付すことにより説明を省略する。

【0052】スイッチング素子S:~S。の動作は図3 に示したものとほぼ同様となる。なお、スイッチング素 1, L2 の電流が増加し、やがてピーク値を向かえ、減 少してゼロとなった時点でスイッチング案子Sェ, S。, S。をオフする。この様に動作することにより、 インダクタンス素子L1, L2 がない場合にはピークの 高い微分波形の電流となっていたものが、インダクタン ス素子L:, L2 の挿入によって共振的な滑らかな電流 とすることができ、さらにロスを低減できる。

【0053】 (実施例5) 本発明に係る第5実施例の回 路図を図6に示す。

【0054】本回路は、キャパシタンス素子C:とスイ ッチング森子Si, Si, Si, Si とからなると共 に、スイッチング素子Si, Si, Si, Si を切り換 えることによりキャパシタンス素子Ciを電源Eに対し て直列もしくは並列接続する直列・並列切換え回路を、 電源Eの両端に並列接続し、MOSFET(Q。)のゲ ート容量Cgの充放電を行なうものである。

【0055】ゲート容量Cgの充電時には、スイッチン グ素子S1, S2をオフ、スイッチング素子S1, Sa をオンし、電源Eとキャパシタンス素子C:とを直列接 続することにより、電源電圧Eをキャパシタンス素子C50 子S2 の動作でロスとするので、電源Eからは動作によ

1 の両端電圧に重畳する。ゲート容量Cgの放電時に は、スイッチング索子S1, S2, S8をオン、スイッ チング素子S,をオフし、電源E,キャパシタンス素子 C:、ゲート容量Cgを互いに並列接続する。

12

【0056】この様に構成したことにより、電源電圧E の重畳ができるので、キャパシタンスの個数及びスイッ 容量Cgをキャパシタンス素子C」~C;の略総電圧 10 チング素子の個数の削減ができる。なお、キャパシタン ス素子は複数個用いてもよい。

> 【0057】また、上記第2から第5実施例に於いて は、ゲート容量Cgの電荷の一部を複数のキャパシタン ス素子に帰還して再度活用し、電源Eからは動作によっ て失われた電荷のみを供給することによって、ゲートロ スを大幅に低減でき、システム全体の効率を向上でき

> 【0058】 (実施例6) 本発明に係る第6実施例の回 路図を図7に、動作波形図を図8に示す。

【0059】本回路は、スイッチング素子S:, S2, インダクタンス素子L: , 抵抗R:から構成されると共 に、電源Eからスイッチング素子S:,インダクタンス 素子L: ,抵抗R: を介してゲート容量Cgに電荷を供 給するものである。

【0060】次に、図8を用いて動作を説明する。時刻 t。 でスイッチング素子Si がオンすると、Eよりイン ダクタンス素子L:を介してゲート容量Cgとの共振に よって電流Igが流れ、ゲート容量Cgの両端電圧Vg が上昇していく。時刻 t: でゲート容量 C g の両端電圧 子S:, S:, S: がオンして各インダクタンス素子L 30 Vgがスレッショルド電圧Vthを越えて、MOSFE T(Q。)がオンする。時刻t2で電流Igがゼロとな るので、この時にスイッチング案子S:をオフする。ま た、ゲート容量Cgの両端電圧Vgは最大値となる。時 刻t。で再びスイッチング索子Siがオンすると、今度 はゲート容量Cgから抵抗R1,インダクタンス素子L i を介して電源E側に電流が流れて、ゲート容量Cgの 両端電圧Vgは減少していき、時刻t4 で電流Igがゼ ロとなるので、スイッチング素子Siをオフする。しか し、回路内のロス (例えば抵抗R:) によって共振が弱 まるので、ゲート容量Cgの両端電圧Vgはゼロとはな らず若干の電圧を持っている。時刻 t s でスイッチング 素子S2 がオンすることにより、ゲート容量Cgに残っ た電圧を抵抗Riで消費させてゲート容量Cgの両端電 圧Vgをゼロにする。時刻t。でスイッチング案子Sz をオフにする。ここで、抵抗Rにが小さいほど動作によ って失われる電荷は少なくなる。

> 【0061】本実施例に於いては、ゲート容量Cgの電 荷の一部を複数のキャパシタンス案子に帰還して再度活 用し、ゲート容量Cgの残留電荷のみをスイッチング素

って失われた電荷のみを供給することとなり、ゲートロ スを大幅に低減でき、システム全体の効率を向上でき る。

【0062】 (実施例7) 本発明に係る第7実施例の回 路図を図9に、動作波形図を図10に示す。

【0063】本回路は、スイッチング素子S:, S2, S, インダクタンス案子L2, キャパシタンス案子C ω, Dι, 抵抗Rι から構成されると共に、ゲート容量 Cgからの帰還電荷を一旦インダクタンス素子Lzに蓄 ものである。

【0064】次に、図10を参照して動作を簡単に説明 する。なお、定常的に動作している途中のサイクルであ るとする。

【0065】時刻t。でスイッチング素子S2がオンす ると、キャパシタンス素子Coがインダクタンス素子L . , 抵抗R: を介してMOSFET(Q。)のゲート容 鼠Cgに並列接続される。ここで、キャパシタンス素子 C。がゲート容量Cgに対して十分大きいとすると、イ ンダクタンス素子L2 とゲート容量Cgとの共振によっ てキャパシタンス素子C。の電荷の一部がゲート容量C gに移動する。ゲート容量Cgが充電されることによ り、ゲート容量Cgの両端電圧Vgが上昇してスレッシ ョルド電圧Vthに達すると、MOSFET(Q。)が オンする。時刻 t: までに電流 I gがゼロとなるとスイ ッチング素子S2をオフする。時刻 t1 でスイッチング 素子S: をオンすることにより、抵抗R: を介してさら にゲート容量Cgが充電され、ゲート容量Cgの両端電 圧Vgが上昇し、時刻t2で最大値となる。時刻t3で スイッチング素子S:をオフ、時刻 t:でスイッチング 30 素子S。 をオンすると、ゲート容量Cgの電荷はインダ クタンス素子L₂ との共振によりインダクタンス素子L 2 の磁気エネルギーに移り変わっていく。時刻 t 5 でイ ンダクタンス素子L2 に流れる電流 IL が最大となると 共に、ゲート容量Cgの両端電圧Vgがゼロとなり、時 刻t。までにMOSFET(Q。)はオフする。また、 時刻t。でスイッチング索子S。がオフすると、ダイオ - ドD: を介してインダクタンス素子L: に蓄えられて いたエネルギーがキャパシタンス案子C。に充電されて ゼロとなり、ダイオードD: がオフするのでインダクタ ンス案子L2に電流I1が流れなくなる。

【0066】以上の様に動作することにより、ゲート容 量Cgの電荷のほぼ全部がキャパシタンス素子C。に移

【0067】 (実施例8) 本発明に係る第8実施例の回 路図を図11に示す。

【0068】図9に示した第7実施例と異なる点は、ス イッチング素子S1 とスイッチング素子S2 との間にイ ンダクタンス素子 L_1 を直列接続したことであり、その 50 ことによりゲート容量Cgの両端電圧Vgは上昇してい

14

他の第7実施例と同一構成には同一符号を付すことによ り説明を省略する。なお、スイッチング案子Sュ, S2.S。の動作は図10に示したものとほぼ同様とな

【0069】また、スイッチング案子S:のオフのタイ ミングは、インダクタンス素子L1, L2 に流れる電流 が増加し、ピークを向かえて減少してゼロとなった時と する。この様に動作することにより、インダクタンス素 子し1. L2 がない場合にピークの高い微分波形の電流 え、さらにキャパシタンス素子C。に蓄えて再利用する 10 となっていたものが、インダクタンス素子L1. L2の 挿入によって共振的な滑らかな電流とすることができ、 さらにロスを低減できるものである。

> 【0070】上記第7及び第8本実施例に於いては、イ ンダクタンス素子し、を介して共振的にゲート容量Cg の両端電圧Vg、電流Igを変化させ、一旦磁気エネル ギーに変換してからゲート容量Cgの電荷のほぼ全部を 電源Eに帰還して再度活用し、電流ピークをインダクタ ンス素子L1, L2 で抑制し、抵抗R1 でのロスを低減 することによって、電源Eからは動作によって失われた 20 電荷のみを供給することとなり、ゲートロスを大幅に低 減でき、システム全体の効率を向上できる。

【0071】 (実施例9) 本発明に係る第9実施例の回 路図を図12に、動作波形図を図13に示す。

【0072】本回路は、第7実施例に示した図9の回路 を、トランジスタ等を用いて具体回路にしたものであ り、スイッチング素子S。をトランジスタQ12、ダイオ ードD:3で構成し、スイッチング素子S2をトランジス 夕Q11で構成する。

【0073】次に、図13を参照して動作を簡単に説明 する。なお、定常的に動作している途中のサイクルであ るとする。

【0074】時刻t。で信号Sig3がHレベルとなる と、信号Sig3はNOTゲートIC2, ICsで反転 され、NOTゲートIC2, IC3の出力電圧Vd, V eはLレベルとなる。NOTゲートIC:の出力電圧V eは、キャパシタンス案子C12,抵抗R1,ダイオード D12, 抵抗R4を介してダイオードD12の順方向電圧降 下より小さいマイナス電圧Vfとなり、トランジスタQ 12はオフしている。また、NOTゲートIC2の出力電 いく。時刻 t。でダイオードD: の順方向の電流 I。が 40 EVdにより、抵抗R。, ダイオードD:4を介してトラ ンジスタQ::はオンする。トランジスタQ::がオン、ト ランジスタQ12がオフすることにより、キャパシタンス 索子C。がトランジスタQ11,ダイオードD17,抵抗R ı, ダイオードDıs, インダクタンス素子Lz を介して ゲート容量Cgに接続される。ここで、キャパシタンス 素子C。がゲート容量Cgに対して十分大きいとする と、インダクタンス素子し」とゲート容量Cgとによる 共振によって、キャパシタンス素子C。の電荷の一部が ゲート容量Cgに移動し、ゲート容量Cgが充電される

く。時刻 t_1 までに電流 l gがゼロとなると、ダイオード D_1 ,がオフすることによって、インダクタンス素子 t_2 を介するキャパシタンス素子 t_3 の放電が停止する。 【0075】また、時刻 t_4 で信号 t_5 g 3がHレベル

となると、抵抗Rs , ダイオードD16, キャパシタンス 素子C13、NOTゲートIC1から構成される遅延回路 1により、キャパシタンス案子C13の両端電圧が徐々に 上昇し、時刻 t: でNOTゲートIC: のスレッショル ド電圧を越えると、NOTゲートIC: の出力電圧Va がHレベルとなる。そして、電圧VaからダイオードD 15,抵抗R1 を介してさらにゲート容量Cgが充電さ れ、ゲート容量Cgの両端電圧Vgが上昇し、時刻t2 で最大値となる。時刻 t: で信号Sig3がLレベルと なると、ダイオードDisがオンすることによりキャパシ タンス素子C13が瞬時に放電するので、キャパシタンス 素子Cisの両端電圧が低下し、NOTゲートICiのス レッショルド電圧を下回ると、NOTゲートIC: の出 力電圧VaがLレベルとなる。また、信号Sig3はN OTゲートIC2, IC3 で反転され、NOTゲートI C₂, IC₃ の出力電圧Vd, VeはHレベルとなる。 出力電圧VdによりダイオードDiaはオフするので、ト ランジスタQiiはオフすると共に、NOTゲートICs の出力電圧Veは、キャパシタンス素子C 12, 抵抗 R₃ , R₄ によりプラス電圧Vfとなり、トランジスタ Q12 はオンする。トランジスタQ12 がオンすることによ り、ゲート容量Cgの電荷はインダクタンス素子Lzと の共振によりインダクタンス素子し、の磁気エネルギー に移り変わっていく。

【0076】時刻 t 。 までに、キャパシタンス案子 C_{12} ,抵抗 R_{3} , R_{4} を介してキャパシタンス素子 C_{12} が徐々に充電されることにより電圧V f が次第に低下する。時刻 t 。で電流 I L、 I g が最大となり、ゲート容量 C g の両端電圧V g がゼロとなると共に、トランジスタ Q_{12} がオフする。トランジスタ Q_{12} がオフすることにより、インダクタンス素子 L_{2} に蓄えられていたエネルギーが、ダイオード D_{1} を介してキャパシタンス素子 C 。 に充電される。やがて、ダイオード D_{1} の順方向の電流がゼロとなり、ダイオード D_{1} がオフすることによってインダクタンス素子 L_{2} に電流が流れなくなると、ゲート容量 C g の電荷のほぼ全部がキャパシタンス案子 C 。 に移ったことになる。

【0077】(実施例10)本発明に係る第10実施例の回路図を図14に示す。

【0078】図7に示した第6実施例と異なる点は、インダクタンス素子L1の代りに、インダクタンス素子L11とインダクタンス素子L12、スイッチング素子S12からなる並列回路との直列回路2a(以下、インダクダンス回路2aと呼ぶ。)を設けて、電源Eからインダクダンス回路2a、スイッチング素子S1、抵抗R1を介してゲート容量Cgに電荷を供給するものであり、その他 50

16

の第6 実施例と同一構成には同一符号を付すことにより 説明を省略する。

【0079】次に、動作を簡単に説明する。ゲート容量 Cgを充電する場合、スイッチング素子S1, S12をオ ンすると、ゲート容量Cgはインダクタンス案子L11, 抵抗R1を介して充電され、ゲート容量Cgの両端電圧 Vgが上昇し、MOSFET(Q0)のスレッショルド 電圧を越えると、MOSFET(Q0)がスイチング動 作を行ってオンしようとする。MOSFET(Q0)の スイッチング動作がほぼ終わり、MOSFET(Q0)が完全にオンするまではスイッチング素子S12はオン し、その後はスイッチング素子S12をオフしてインダク タンス素子L11, L12を直列接続する。

【0080】また、ゲート容量Cgを放電する場合、スイッチング素子Siをオン、スイッチング素子Siをオン、スイッチング素子Sizをオフすると、ゲート容量Cgはインダクタンス素子Lii,抵抗Riを介して放電するので、ゲート容量Cgの両端電圧Vgが下降し、MOSFET(Qo)のスレッショルド電圧を下回るまではスイッチング素子Sizはオフする。ゲート容量Cgの両端電圧VgがMOSFET(Qo)がスイチング動作を行ってオフしようとする。MOSFET(Qo)がスイチング動作を行ってオフしようとする。MOSFET(Qo)が完全にオフするまではスイッチング素子Sizはオンする。

【0081】この様に動作することにより、例えばインダクタンス素子L11とインダクタンス素子L12との総インダクタ位を、図7に示したインダクタンス素子L1と略等しくなる様にすれば、全体の電荷移動動作を大きく30変えることなく、インダクタンス素子L11のみとインダクタンス素子L11、L12の直列接続とでは電流Igの波形の傾斜を変えることができる。つまり、インダクタンス素子L11だけの場合は、電流Igはより急な傾斜とすることができるので、MOSFET(Q0)のスイッチングロスを低減できる。

【0082】 (実施例11) 本発明に係る第11実施例の回路図を図15に示す。

【0083】図14に示した第10実施例と異なる点は、インダクタンス回路2a及びスイッチング素子S1の代わりに、スイッチング素子S1,インダクタンス案子L11の直列回路及びスイッチング素子S13,インダクタンス案子L12の直列回路からなる並列回路と、電源E,スイッチング素子S13からなる直列回路の両端に並列接続されると共に、インダクタンス素子L12の電流を還流させるダイオードD20とからなるインダクタンス回路2bを設けて、電源Eからインダクダンス回路2b,抵抗R1を介してゲート容量Cgに電荷を供給するものであり、その他の第10実施例と同一構成には同一符号を付すことにより説明を省略する。

【0084】ゲート容量Cgを充電する場合、スイッチ

40

ング素子S₁, S₁₃をオンすると、ゲート容量Cgはインダクタンス案子L₁₁及びインダクタンス案子L₁₂,抵抗R₁を介して充電されるので、ゲート容量Cgの両端電圧Vgが上昇し、MOSFET(Q₀)のスレッショルド電圧を越えると、MOSFET(Q₀)がスイッチング動作を行ってオンしようとする。MOSFET(Q₀)のスイッチング動作がほぼ終わり、MOSFET(Q₀)が完全にオンするまではスイッチング素子S₁₃はオンし、その後はスイッチング素子S₁₃をオフして、若干のダイオードD₂₀を還流するインダクタンス素子L₁₁のみをゲート容量Cgに接続する。

【0085】また、ゲート容量Cgを放電する場合、スイッチング素子S1をオン,スイッチング素子S13をオフすると、ゲート容量Cgはインダクタンス素子L11,抵抗R1を介して放電するので、ゲート容量Cgの両端電圧Vgが下降し、MOSFET(Qo)のスレッショルド電圧を下回るまではスイッチング素子S13がオフする。ゲート容量Cgの両端電圧VgがMOSFET(Qo)のスレッショルド電圧を下回ると、MOSFET(Qo)のスレッショルド電圧を下回ると、MOSFET(Qo)のスイッチング動作がほぼ終わり、MOSFET(Qo)のスイッチング動作がほぼ終わり、MOSFET(Qo)が完全にオフするまではスイッチング素子S13はオンし、インダクタンス素子L11、L12を流れる電流がゼロになればスイッチング素子S1, S13をオフする。

【0086】この様に動作することにより、例えばインダクタンス素子L11とインダクタンス素子L12との総インダクタ位を、図7に示したインダクタンス素子L11と略等しくなる様にすれば、全体の電荷移動動作を大きく 30変えることなく、インダクタンス素子L11のみとインダクタンス素子L11、L12の並列接続とでは電流 I gの波形の傾斜を変えることができる。つまり、インダクタンス素子L11、L12の並列接続の場合は、電流 I gはより急な傾斜とすることができるので、MOSFET (Qo)のスイッチングロスを低減でき、またゲート容量Cgの残留電荷のみをスイッチング案子S2の動作でロスとすることができる。

【0087】上記第7から第11本実施例に於いては、インダクタンス素子L1, L2, L11, L12を介して共 40 振的にゲート容量Cgの両端電圧Vg、電流Igを変化させ、一旦磁気エネルギーに変換してからゲート容量Cgの電荷のほぼ全部を電源Eもしくは信号Sig3に帰還して再度活用し、電流ピークをインダクタンス素子L1, L2, L11, L12で減少し、抵抗R1でのロスを低減することによって、電源Eもしくは信号Sig3からは動作によって失われた電荷のみを供給することとなり、ゲートロスを大幅に低減でき、システム全体の効率を向上できる。

【0088】(実施例12)本発明に係る第12実施例 50 は動作によって失われた電荷のみを供給することが可能

18

のブロック構成図を図16に示す。

【0089】本プロック構成図は、電源Erと、電源Erと、電源ErとMOSFET(Qo)の制御端子との間に接続されたスイッチドキャパシタ回路S. C. と、第3の電源Erとから構成されると共に、ゲート容量Cgから電源Erへ帰還していたエネルギーを、もしくは中間的なインダクタ及びキャパシタに帰還して再利用していたエネルギーを、他の電源Er及び他の負荷に供給しようとするものである。

【0090】つまり、電源Er に帰還していたエネルギーを、もしくは中間的なインダクタ及びキャパシタに帰還して再利用していたエネルギーを、例えばスイッチドキャパシタ回路S. C. で電源Er へ供給しやすく、且つ電源Er よりも若干高い電圧に変換すれば、異なる電源への供給が可能となる。

【0091】なお、電源Erと電源Erとを互いに入れ換えて、ゲート容量Cgから電源Erへエネルギーを帰還する様にしてもよく、この様に構成したことにより、ゲートロスを大幅に低減することが可能となり、システム全体の効率を向上ができる。

【0092】また、上記全ての実施例に於いては、1個の主スイッチング素子Q。について述べてきたが、主スイッチング素子及びその駆動回路を複数設けて、それぞれの主スイッチング素子及びその駆動回路に本発明による構成及び動作を適用し、それぞれの主スイッチング素子及びその駆動回路を同一の基板上に構成して、各々の主スイッチング素子及びその駆動回路間で相互に電荷の移動を行なってもよい。

[0093]

【発明の効果】請求項1から請求項4及び請求項15記載の発明によれば、ゲートロスを大幅に低減可能で、システム全体の効率を向上可能なスイッチ駆動回路を提供できる。

【0094】請求項5、請求項6記載の発明によれば、2つの電圧を2つ以上のキャパシタンス素子の直並列接 統の組みかえで得ることが可能で、耐電圧の低いキャパシタンス素子を使用することが可能であると共に、ゲートロスを大幅に低減可能で、システム全体の効率を向上可能なスイッチ駆動回路を提供できる。

【0095】 請求項7から請求項11記載の発明によれば、電源からは動作によって失われた電荷のみを供給することが可能であると共に、ゲートロスを大幅に低減可能で、システム全体の効率を向上可能なスイッチ駆動回路を提供できる。

【0096】請求項12、請求項13記載の発明によれば、充放電電流のピークを抑えることが可能であると共に、ゲートロスを大幅に低減可能で、システム全体の効率を向上可能なスイッチ駆動回路を提供できる。

【0097】請求項14記載の発明によれば、電源からは動作によって失われた電荷のみを供給することが可能

[図6]

19

であると共に、ゲートロスを大幅に低減可能で、システム全体の効率を向上可能なスイッチ駆動回路を提供できる。

【図面の簡単な説明】

- 【図1】本発明に係る第1実施例の回路図を示す。
- 【図2】本発明に係る第2実施例の回路図を示す。
- 【図3】上記実施例に係る動作波形図を示す。
- 【図4】本発明に係る第3実施例の回路図を示す。
- 【図5】本発明に係る第4実施例の回路図を示す。
- 【図6】本発明に係る第5実施例の回路図を示す。
- 【図7】本発明に係る第6実施例の回路図を示す。
- 【図8】上記実施例に係る動作波形図を示す。
- 【図9】本発明に係る第7実施例の回路図を示す。
- 【図10】上記実施例に係る動作波形図を示す。
- 【図11】本発明に係る第8実施例の回路図を示す。

【図12】本発明に係る第9実施例の回路図を示す。

20


- 【図13】上記実施例に係る動作被形図を示す。
- 【図14】本発明に係る第10実施例の回路図を示す。
- 【図15】本発明に係る第11実施例の回路図を示す。
- 【図16】本発明に係る第11実施例のブロック構成図 を示す。
- 【図17】本発明に係る従来例の回路図を示す。
- 【図18】上記従来例に係る動作波形図を示す。


【符号の説明】

- 10 C キャパシタンス素子
 - E 電源
 - I 電流
 - L インダクタンス素子
 - Q スイッチング案子
 - S. C. スイッチドキャパシタ


 $[\boxtimes 1]$ $[\boxtimes 2]$ $[\boxtimes 5]$ $[\boxtimes 5$

[図3] ta tats (a) S₁ オン (b) オン (c) S3 オフ オン (d) S4 オン (e) Ss 【図7】 12 (f) S6 (g) Vcs Ε (h) yca







【図11】




[図12]




【図13】




【図15】



【図16】



【図17】



[図18]

